-- www.vhdl.com.br
-- Buffer Tri-state ativo em zero 
-- 'Z' = alta impedância
-- Por Victor Miranda Fernandes
---------------------------------
 
LIBRARY IEEE;
USE ieee.std_logic_1164.ALL;
 
ENTITY buffer_tristate IS
 PORT(
 entrada  : IN STD_LOGIC;
 selecao    : IN STD_LOGIC;
 saida : OUT STD_LOGIC);
END buffer_tristate;
 
ARCHITECTURE comportamento OF buffer_tristate IS
BEGIN
 saida <= 'Z' WHEN (selecao = '1')
 ELSE entrada;
END comportamento;